DS875都是種有相位調試解調鍵入網絡端口的穩定也行羅馬數字聚合器(DDS)。它的平率調諧判定率是30位,相位調試解調鍵入為11位。內ROM的相位判定率是12位,內DAC的振動幅度判定率是11位。DAC的模似讀取可在合適做到形式(采用首位點奈奎斯特k線)和清零形式(采用首位點、二是和3奈奎斯特k線)操作使用區間內會選取。在DAC的合適做到形式下,可轉化成敢達1.4 GHz(2.8 GHz秒表傳送速度)的第四 Nyquistk線,或在DAC的清零形式下轉化成敢達4 GHz的3 Nyquistk線。一開始相位也行更改到任何階段,由相位位鍵入取決于。該處理器一 對相互依存的模似讀取,配有50Ω的背部消費刷卡設備。讀取弧形的平率可由30個平率掌握位Vi[0:29]掌握。讀取弧形的相位也行來開展11位Pi[0:10]相位調試解調鍵入來開展調試解調。DS875能接收差分秒表鍵入或單端秒表鍵入,并有50Ω片上回與地面消費刷卡設備。平率字和相位字鍵入都接收LVTTL/CMOS鍵入電平。差分同部操作鍵入SyncI_P/N為個處理器技術應用供給同部操作,完全類似同部操作讀取的類似相位再啟動每一位處理器SyncO_P/N,開始準備接收平率字和選通鍵入。同部操作選通鍵入由內轉化成的8除秒表鎖存,許多秒表也被讀取到讀取引腳SyncO_P/N。SyncO_P/N就能夠作為為就能夠參考,將平率字、相位字和選光纖通電磁波鍵入時控開關瞄準與內除8秒表同部操作,以合理的鎖存其他鍵入數據信息。重設是異步的,以比較小化模似讀取可行性的秒表遲緩。隊內時控開關來開展了推廣,以禁止在平率字和/或相位字轉化哺乳期間或重設后秒表脫鏈。DAC的模似讀取可在合適做到形式(采用首位點奈奎斯特k線)或清零形式(采用首位點、二是和3奈奎斯特k線)區間內會選取。緊密結合可會選取的濾波器,也行可行地轉化成從直流電源模塊到3奈奎斯特k線的過寬帶電磁波。只需要有一個-5V電源模塊。